职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
职责描述:
1. 根据电路功能及性能要求,完成版图设计;
2. 使用EDA工具对版图进行设计规则检查;
3. 配合电路设计工程师完成电路的后仿真和版图优化;
4. 负责完成芯片tape out相关的流程。
任职要求:
1. 电子类相关专业本科及以上学历,三年以上工作经验;
2.熟悉Virtuoso,Calibre等版图设计工具的使用,熟悉drc和lvs规则;
3. 熟悉Cmos工艺制程,熟悉CMOS ESD和LATCH UP相关的版图设计要求;
4. 具有良好的学习能力、沟通协调能力和团队合作精神。
工作地点
地址:武汉江夏区武汉-江夏区武汉新芯集成电路制造有限公司(高新四路)
![](http://img.jrzp.com/jrzpfile/cityrcw/SearchJob/images/jg.png)
![](https://img.jrzp.com/images_server/comm/nan.png)
职位发布者
HR
武汉新芯集成电路制造有限公司
![](http://img.jrzp.com/jrzpfile/cityrcw/images/sfrz_yrz.png)
-
电子技术·半导体·集成电路
-
1000人以上
-
公司性质未知
-
武汉市东湖新技术开发区高新四路18号