【工作职责】
1、负责芯片架构设计，子系统/系统概要设计方案、设计需求编写；
2、负责芯片复杂模块详细方案编写；
3、使用Verilog进行代码编写；
4、负责模块级前端综合及规则检查，按照要求优化模块设计；
5、主导项目组内设计代码的评审；
6、了解仿真流程，能很好的和仿真人员进行沟通、协调；
7、参与FPGA原型测试。


【任职要求】
1、教育背景：硕士及以上，通信、电子、计算机、微电子等相关专业优先；
2、工作经验：相关领域高级5年，资深8年；
3、具有以下专业知识者优先：
1）oDSP/OTN/PTN/PON/SPN/SDH/以太网相关设计经验；
2）参与过至少一个完整ASIC项目
4、技能要求：
1) 熟悉芯片相关设计流程；
2）具有良好的文档编写能力；
3) 熟练使用verilog语言；
4) 能熟练使用vcs/verdi/spyglass/DC等EDA工具；
5) 熟练掌握一门脚本语言(Tcl/Perl/Python)。